• Aller au contenu
  • Aller au menu
  • Aller à la recherche

CPU ⬜ Carré Petit Utile

CPU

Carré, Petit, Utile : Le programme radio des gens du numérique.
Tous les Jeudi à 11h sur Radio <FMR>

  • Programmes
  • Interviewes
  • Chroniques
  • Chercher
  • Suivez-nous !
  • CPU
  • ⬜
  • Chroniques
  • ›
  • Lexique
  • ›
  • Lexique : Les différentes pattes d'un circuit de type FPGA
  • ← précédent

Lexique : Les différentes pattes d'un circuit de type FPGA

jeudi 12 février 2026. Chroniques › Lexique

Extrait de l'émission CPU release Ex0232 : FPGA, première partie.

Un FPGA, pour Field-Programmable Gate Array, c’est une puce électronique contenant une matrice de portes logiques élémentaires, reconfigurable par simple programmation, sans avoir à fabriquer une nouvelle puce. Mais comme toute puce de silicium, elle communique avec le monde extérieur par l’intermédiaire de signaux électroniques.

Mal nommer un objet, c’est ajouter du malheur à ce monde, voici donc ces différents signaux qui peuvent passer par le PIN d'une de ces puces.

les GPIO :
toute fonction accomplie par le FPGA passe par des sorties dépendant d’entrées, or comme notre FPGA est redéfinissable, ses entrées-sorties doivent l’être aussi. Les General Purpose Input/Output sont les plus flexibles, au détriment de la performance, car il est physiquement impossible d’optimiser à la fois la vitesse pure, la consommation électronique, la généralité, et la surface de silicium.
les SerDes :
Pour polyvalentes qu’elles soient, les GPIO ne tiendront pas le choc d’un lien PCI Express à 8 GHz. Il faut des sérialisateurs-désérialisateurs câblés dans le silicium. Ils marchent par paire car ce sont des signaux différentiels, voire, il faut les accompagner de signaux d’horloge. En PCIe, SATA, USB3, les signaux sont unidirectionnels, il faut donc une paire dans chaque sens. On trouve d’ailleurs d’autres signaux spécialisés dans la haute vitesse, par exemple des contrôleurs SDRAM, pour les mêmes barrettes mémoire que dans un PC.
la SPI, Serial Peripheral Interface :
Le FPGA démarre habituellement sur une EEPROM, Electrically Erasable and Programmable Read-Only Memory, une puce de mémoire non-volatile, effaçable et reprogrammable. Afin d’occuper le moins de pins possible, les FPGA sont abonnés au SPI, la Serial Peripheral Interface, un protocole descendant de l’interface MicroWire des années 1970s. C’est simple, fiable et non-breveté, pas de raison d’en changer.
JTAG :
Initialement conçue pour vérifier les soudures, en Anglais boundary scan, l’interface spécifiée par le Joint Test Activities Group a progressivement gagné en fonctionnalités : tant qu’à piloter arbitrairement les signaux externes, autant piloter arbitrairement tous les signaux internes. Vous l’avez compris, c’est un débogueur hardware, en 5 fils. On peut même écrire l’EEPROM avec un nouveau bitstream que le FPGA lira à son prochain démarrage.
XTAL :
Il est très difficile de concevoir un circuit logique sans horloge car tout dépend alors de la longueur de chaque fil microscopique entre deux portes logiques. Il est plus raisonnable de concevoir des circuits dits synchrones, où tout se rapporte à une horloge commune. Encore faut-il disposer d’un générateur : aux broches XTAL1 et XTAL2, on connecte un oscillateur à quartz (un crystal chez les anglophones).
Alimentation :
Un FPGA a besoin de plusieurs rails d’alimentation. C’est comme à la gare, il y a plusieurs voies, dans une puce haute-performance : une pour la partie calcul, et une pour les entrées-sorties. Ou même plusieurs, si on veut s’interfacer avec des circuits à différents voltages. C’est très polyglotte un FPGA.
Quincaillerie:
[ Ben oui, après “alimentation”…
— ça aurait pu ]
GND :
Ground, la masse. J’ai pas dit À la masse. c’est le signe moins de l’alimentation, il en faut à peu près autant que les pins de voltage positif car le courant qui entre doit ressortir. Je vous en mets une poignée de plus pour réduire le bruit et améliorer la qualité des signaux : on appelle ça du blindage et de l’antiparasitage.

Une grosse pastille de silicium, même alimentée en 1,5 Volt, à haute fréquence, ça finit par consommer plusieurs dizaines de Watts. Vous vous souvenez de P = U × I (Puissance = voltage × intensité ) ? 75 watts sous 1,5 Volt ça fait 50 Ampères. Sur une soudure de 4 centièmes de mm², ça fait beaucoup non ? Et bien on en met beaucoup, des pins d’alimentation. Elles peuvent dépasser un quart du nombre total de pins. Sur un chip qui compte 400 ou 500 pinouilles. Ou 2 000 pour les plus grosses variantes des plus récents FPGA. Alors oui, ça fait beaucoup, mais il faut ce qu’il faut. Et en plus, elles participent à évacuer la chaleur.

Textes : Benoît
Voix complémentaire : Da Scritch
Enregistré au Fablab Artilect.
Photo : Processor Pins, CC-By-SA JiahuiH, détails. Probablement d'un Pentium IV, désolé, ce n'est que pour l'illustration

Pièces jointes

  • 0232-CPU-Lexique-PinFPGA(12-02-26).mp3

Aucun commentaire

Ajouter un commentaire

Le code HTML est affiché comme du texte et les adresses web sont automatiquement transformées. Votre e-mail ne sera pas affiché.

Menu

Catégories

  • Programmes
  • Interviewes
  • Chroniques
  • Hors micro
  • Teaser

Séries

  • Arrière-guichet
  • Bio is the new Black
  • Bulletin de santé d´Internet 2017
  • Composants
  • Crie si tu sais…
  • Elles codent
  • Futurs alternatifs
  • Histoires de la cryptographie
  • Intelligence artificielle
  • Killed By App
  • Langages machine
  • lost and found
  • Paranoid android
  • Parce que c’est Notre Projet Souverain
  • Quelque chose de totalement différent
  • Radio numérique
  • Read That Funky Manual !
  • Recycle
  • Situation critique
  • Webmasters

Toutes les séries

Menu extra

Suivez-nous !

  • 🎵 Podcast des émissions
  • 🎧 …pour Android
  • 🎧 …via Apple Podcast
  • 🎧 …en newsletter
  • Comment faire

Réseaux sociaux

  • BlueSky @cpu.pm
  • @cpu@Mastodon.tetaneutral.net
  • LinkedIn company/cpuprogramme
  • Nous écrire par e-mail

Développeurs

  • Benoît
  • Da Scritch
  • Enflammée
  • Gabriel
  • Infested Grunt
  • René Speranza
  • Thibault
  • Toute l'équipe

Producteurs

  • Radio <FMR>
  • Silicium
  • Régie publicitaire

Code source (github)

  • CPU-Audio web component
  • Thème Dotclear "CPU-15"
  • Youtube future playlist

Pages juridiques

  • Documentation du programme
  • Licence de l'émission et des sonores
  • Politique de confidentialité 🍪
  • Mentions légales

SRSLY ?

  • Fédération Française de lecture sportive de logs serveurs

Informations

Interviewes et chroniques en licence CC-BY-NC ⬜ Émissions © DaScritch et l'équipe pour Radio <FMR> ⬜ Propulsé par Dotclear